LCMXO2-1200HC-4TG144I IC FPGA 107 I/O 144TQFP

Keterangan

Keluarga MachXO2 dengan daya sangat rendah, instan, PLD non-volatile memiliki enam perangkat dengan kepadatan mulai dari 256 hingga 6864 Look-Up Tables (LUT).Selain berbasis LUT, logika yang dapat diprogram dengan biaya rendah, perangkat ini menampilkan Embedded Block RAM (EBR), RAM Terdistribusi, Memori Flash Pengguna (UFM), Phase Locked Loops (PLLs), dukungan I/O sinkron sumber yang direkayasa sebelumnya, dukungan konfigurasi lanjutan termasuk kemampuan dual-boot dan versi yang diperkeras dari fungsi yang umum digunakan seperti pengontrol SPI, pengontrol I2 C, dan pengatur waktu/penghitung.Fitur-fitur ini memungkinkan perangkat ini untuk digunakan dalam aplikasi sistem dan konsumen volume tinggi dengan biaya rendah.Perangkat MachXO2 dirancang pada proses daya rendah non-volatile 65 nm.Arsitektur perangkat memiliki beberapa fitur seperti I/O diferensial ayunan rendah yang dapat diprogram dan kemampuan untuk mematikan bank I/O, PLL on-chip, dan osilator secara dinamis.Fitur-fitur ini membantu mengelola konsumsi daya statis dan dinamis yang menghasilkan daya statis rendah untuk semua anggota keluarga.Perangkat MachXO2 tersedia dalam dua versi – perangkat ultra low power (ZE) dan high performance (HC dan HE).Perangkat berdaya ultra rendah ditawarkan dalam tiga tingkat kecepatan –1, –2 dan –3, dengan –3 sebagai yang tercepat.Demikian pula, perangkat berperforma tinggi ditawarkan dalam tiga tingkat kecepatan: –4, –5 dan –6, dengan –6 sebagai yang tercepat.Perangkat HC memiliki pengatur tegangan linier internal yang mendukung tegangan suplai VCC eksternal sebesar 3,3 V atau 2,5 V. Perangkat ZE dan HE hanya menerima 1,2 V sebagai tegangan suplai VCC eksternal.Dengan pengecualian voltase catu daya, ketiga jenis perangkat (ZE, HC, dan HE) kompatibel secara fungsional dan pin kompatibel satu sama lain.PLD MachXO2 tersedia dalam berbagai paket canggih bebas halogen mulai dari WLCSP 2,5 mm x 2,5 mm hemat ruang hingga fpBGA 23 mm x 23 mm.Perangkat MachXO2 mendukung migrasi kepadatan dalam paket yang sama.Tabel 1-1 menunjukkan densitas LUT, opsi paket dan I/O, beserta parameter kunci lainnya.Logika sinkron sumber pra-rekayasa yang diimplementasikan dalam keluarga perangkat MachXO2 mendukung berbagai standar antarmuka, termasuk LPDDR, DDR, DDR2, dan roda gigi 7:1 untuk I/O tampilan.